製造エンジニアの求人一覧

50-60代活躍中・FPGA等の設計スタッフ(Verilog,VHDL)

  • 中高年(シニア)活躍中
  • 転勤なし
  • アットホームな社風

50-60代活躍中・FPGA等の設計スタッフ(Verilog,VHDL)

仕事内容

当社のお客様先(メーカー)に常駐し、カスタムLSI、FPGA設計~検証・評価業務をご担当いただきます。
同社の特徴は大手メーカーの長期案件業務が多い為、10年以上同じ職場にいる社員も多く、常駐先でいなくてはならないと評価されるほどの確かな技術を身に着けることができます。
常駐先の地域は、神奈川県厚木市・横浜市、東京都中央区・台東区・小平市・八王子市などになります。
※NDA案件につき、詳しい情報は公開できないため、まずはお気軽にご応募ください

応募対象の方

カスタムLSI、FPGA等設計(Verilog,VHDL)、検証によるシステム開発経験者
※主に画像・信号処理技術開発エンジニアのご経験をお持ちの方は、優遇します。
※シニア(中高年)活躍中!

会社紹介

当社は、半導体の受託設計・検証ビジネスを展開しています。半導体市場は4年周期で需要の著しい増減を繰り返す「シリコンサイクル」に見舞われ、特に需要低迷期には関連企業はビジネスの確保に苦しむ傾向にありますが、当社は常駐によるビジネスにより顧客企業と密接なつながりを保つことで、需要の増減への対応力を高めています。

タイトルなし2

募集要項

募集要項
職種

50-60代活躍中・FPGA等の設計スタッフ(Verilog,VHDL)

雇用形態

正社員
※試用期間(6ヶ月間)は契約社員としての雇用となります。

応募資格

・カスタムLSI、FPGA等設計(Verilog,VHDL)、検証によるシステム開発経験者
※主に画像・信号処理技術開発エンジニアのご経験をお持ちの方は、優遇します
※ハローワークの紹介状をお持ちの方は面接時にご持参ください

給与

月給:30万円~55万円
※経験やスキルにより優遇いたします

諸手当等

・通勤手当
・残業手当

賞与

2回/年(業績による)

勤務時間

09:00~18:00(実働8時間)
※残業は0~30時間/月(時期によります)

休日・休暇

・完全週休二日制(土日祝休み)
・年末年始休暇
・慶弔休暇
・有給休暇
【年間休日120日】

待遇・福利厚生

・各種社会保険完備(雇用・労災・健康・厚生)

備考

弊社は応募受付を下記の会社に委託しております。
委託先:株式会社アイアンドディー
有料職業紹介事業許可番号:13-ユ-310103
TEL:03-5452-1840(平日9:00-18:00)
担当:佐藤大介、平田菜月

選考プロセス
▼WEBフォームより応募
▼面接(2~3回)
▼内定 

会社情報

会社情報
会社名
アセットコア・テクノロジー株式会社
本社所在地
神奈川県横浜市港北区新横浜3-6-12 日総第12ビル5階
代表取締役
成川 和利
設立年月
1984年1月
資本金
5,900万円
事業内容

・ハードウェア及びソフトウェア設計/検証によるシステム開発
・LSIテスト用パフォーマンスボードの開発・製造及び販売

Web
http://www.assetcore.co.jp/